Μικροελεγκτής 8 bit με 64K/128K/256K Byte Προγραμματιζόμενο Flash ATMEGA1281-16AU στο σύστημα

Μικροελεγκτής 8 bit με προγραμματιζόμενο φλας 64K/128K/256K Byte στο σύστημα

ATmega640/V

ATmega1280/V

ATmega1281/V

ATmega2560/V

ATmega2561/V

Χαρακτηριστικά

• Μικροελεγκτής AVR® 8-bit υψηλής απόδοσης, χαμηλής ισχύος

• Προηγμένη Αρχιτεκτονική RISC

– 135 Ισχυρές Οδηγίες – Πιο απλή εκτέλεση κύκλου ρολογιού

– 32 x 8 Μητρώα εργασίας γενικής χρήσης

– Πλήρως στατική λειτουργία

– Έως και 16 MIPS Διακίνηση στα 16 MHz

– Πολλαπλασιαστής 2 κύκλων On-Chip

• Μη πτητικά τμήματα μνήμης υψηλής αντοχής

– 64K/128K/256K Byte αυτοπρογραμματιζόμενου Flash εντός συστήματος

– 4K Bytes EEPROM

– Εσωτερική SRAM 8K Bytes

– Κύκλοι εγγραφής/διαγραφής: 10.000 Flash/100.000 EEPROM

– Διατήρηση δεδομένων: 20 χρόνια στους 85°C/ 100 χρόνια στους 25°C

– Προαιρετικό τμήμα κώδικα εκκίνησης με ανεξάρτητα μπιτ κλειδώματος

• Προγραμματισμός εντός συστήματος μέσω προγράμματος εκκίνησης σε τσιπ

• Λειτουργία αληθινής ανάγνωσης-εγγραφής

– Κλείδωμα προγραμματισμού για ασφάλεια λογισμικού αντοχής: Έως 64K Byte Προαιρετικός χώρος εξωτερικής μνήμης

• Διεπαφή JTAG (IEEE std. 1149.1 συμβατή).

– Δυνατότητες σάρωσης ορίων σύμφωνα με το πρότυπο JTAG

– Εκτεταμένη υποστήριξη εντοπισμού σφαλμάτων σε τσιπ

– Προγραμματισμός Flash, EEPROM, Fuses και Lock Bit μέσω της διεπαφής JTAG

• Περιφερειακά χαρακτηριστικά

– Δύο χρονοδιακόπτες/μετρητές 8-bit με ξεχωριστή λειτουργία Prescaler και Compare Mode

– Τέσσερις χρονοδιακόπτης/μετρητής 16 bit με ξεχωριστό προκλιμακωτό, λειτουργία σύγκρισης και λήψης

– Μετρητής πραγματικού χρόνου με ξεχωριστό ταλαντωτή

– Τέσσερα κανάλια PWM 8-bit

– Έξι/δώδεκα κανάλια PWM με προγραμματιζόμενη ανάλυση από 2 έως 16 bit

(ATmega1281/2561, ATmega640/1280/2560)

– Διαμορφωτής σύγκρισης εξόδου

– 8/16 καναλιών, ADC 10 bit (ATmega1281/2561, ATmega640/1280/2560)

– Δύο/τέσσερα προγραμματιζόμενα σειριακά USART (ATmega1281/2561, ATmega640/1280/2560)

– Σειριακή διεπαφή Master/Slave SPI

– Σειριακή διεπαφή 2 καλωδίων προσανατολισμένη στα byte

– Προγραμματιζόμενος χρονοδιακόπτης Watchdog με ξεχωριστό ταλαντωτή στο τσιπ

– Αναλογική σύγκριση σε τσιπ

– Διακοπή και αφύπνιση κατά την αλλαγή καρφίτσας

• Ειδικά χαρακτηριστικά μικροελεγκτή

– Επαναφορά ενεργοποίησης και προγραμματιζόμενη ανίχνευση καφέ εξόδου

– Εσωτερικός βαθμονομημένος ταλαντωτής

– Εξωτερικές και εσωτερικές πηγές διακοπής

– Έξι λειτουργίες ύπνου: Αδράνεια, Μείωση θορύβου ADC, Εξοικονόμηση ενέργειας, Απενεργοποίηση, Αναμονή,

και Εκτεταμένη Αναμονή

• I/O και Πακέτα

– 54/86 Προγραμματιζόμενες γραμμές I/O (ATmega1281/2561, ATmega640/1280/2560)

– 64-pad QFN/MLF, 64-απαγωγών TQFP (ATmega1281/2561)

– TQFP 100 μολύβδου, CBGA 100 σφαιρών (ATmega640/1280/2560)

– RoHS/Πλήρως πράσινο

• Εύρος θερμοκρασίας:

– -40°C έως 85°C Βιομηχανικό

• Εξαιρετικά χαμηλή κατανάλωση ενέργειας

– Ενεργή λειτουργία: 1 MHz, 1,8 V: 500 µA

– Λειτουργία απενεργοποίησης: 0,1 µA στα 1,8 V

• Βαθμός ταχύτητας:

– ATmega640V/ATmega1280V/ATmega1281V:

0 - 4 MHz @ 1,8 - 5,5 V, 0 - 8 MHz @ 2,7 - 5,5 V

– ATmega2560V/ATmega2561V:

0 - 2 MHz @ 1,8 - 5,5 V, 0 - 8 MHz @ 2,7 - 5,5 V

– ATmega640/ATmega1280/ATmega1281:

0 - 8 MHz @ 2,7 - 5,5 V, 0 - 16 MHz @ 4,5 - 5,5 V

– ATmega2560/ATmega2561:

0 - 16 MHz @ 4,5 - 5,5 V

1. Ρυθμίσεις καρφίτσας Εικόνα

1-1.TQFP-pinout ATmega640/1280/2560

Εικόνα 1-2.CBGA-pinout ATmega640/1280/2560

Εικόνα 1-3.Pinout ATmega1281/2561

Σημείωση: Το μεγάλο κεντρικό μαξιλαράκι κάτω από τη συσκευασία QFN/MLF είναι κατασκευασμένο από μέταλλο και εσωτερικά συνδεδεμένο με το GND.Θα πρέπει να συγκολληθεί ή να κολληθεί στην πλακέτα για να εξασφαλίσει καλή μηχανική σταθερότητα.Εάν το κεντρικό μαξιλαράκι μείνει ασύνδετο, η συσκευασία μπορεί να χαλαρώσει από την πλακέτα.

2. Επισκόπηση

Ο ATmega640/1280/1281/2560/2561 είναι ένας μικροελεγκτής CMOS 8-bit χαμηλής κατανάλωσης που βασίζεται στην βελτιωμένη αρχιτεκτονική RISC AVR.Εκτελώντας ισχυρές εντολές σε έναν μόνο κύκλο ρολογιού, το ATmega640/1280/1281/2560/2561 επιτυγχάνει εντολές που πλησιάζουν το 1 MIPS ανά MHz επιτρέποντας στον σχεδιαστή του συστήματος να βελτιστοποιήσει την κατανάλωση ενέργειας σε σχέση με την ταχύτητα επεξεργασίας.

2.1 Μπλοκ διάγραμμα

Εικόνα2-1.Μπλοκ διάγραμμα