Νέο και πρωτότυπο Virtex-5 Family Overview XC5VSX95T-1FF1136C

Virtex-5 Οικογενειακή Επισκόπηση

Γενική περιγραφή

Η οικογένεια Virtex®-5 παρέχει τα νεότερα πιο ισχυρά χαρακτηριστικά στην αγορά FPGA.Χρησιμοποιώντας τη δεύτερη γενιά ASMBL™ (Advanced Silicon Modular Block) αρχιτεκτονική βασισμένη σε στήλες, η οικογένεια Virtex-5 περιλαμβάνει πέντε ξεχωριστές πλατφόρμες (υπο-οικογένειες), την καλύτερη επιλογή που προσφέρεται από οποιαδήποτε οικογένεια FPGA.Κάθε πλατφόρμα περιέχει διαφορετική αναλογία χαρακτηριστικών για να καλύψει τις ανάγκες μιας μεγάλης ποικιλίας προηγμένων λογικών σχεδίων.Εκτός από το πιο προηγμένο λογικό ύφασμα υψηλής απόδοσης, τα Virtex-5 FPGA περιέχουν πολλά μπλοκ επιπέδου συστήματος σκληρού IP, συμπεριλαμβανομένων ισχυρών μπλοκ RAM/FIFO 36 Kbit, φέτες DSP 25 x 18 δεύτερης γενιάς, τεχνολογία SelectIO™ με ενσωματωμένο σε ψηφιακά ελεγχόμενη σύνθετη αντίσταση, μπλοκ σύγχρονης διασύνδεσης πηγής ChipSync™, λειτουργικότητα παρακολούθησης συστήματος, βελτιωμένα πλακίδια διαχείρισης ρολογιού με ενσωματωμένες γεννήτριες ρολογιού DCM (Digital Clock Managers) και φάσης κλειδώματος βρόχου (PLL) και προηγμένες επιλογές διαμόρφωσης.Πρόσθετες λειτουργίες που εξαρτώνται από την πλατφόρμα περιλαμβάνουν μπλοκ σειριακών πομποδέκτη υψηλής ταχύτητας βελτιστοποιημένης ισχύος για βελτιωμένη σειριακή συνδεσιμότητα, ενσωματωμένα μπλοκ τερματικού σημείου συμβατά με PCI Express®, MAC Ethernet τριπλής λειτουργίας (Media Access Controllers) και ενσωματωμένα μπλοκ μικροεπεξεργαστή PowerPC® 440 υψηλής απόδοσης.Αυτά τα χαρακτηριστικά επιτρέπουν στους προηγμένους σχεδιαστές λογικής να δημιουργήσουν τα υψηλότερα επίπεδα απόδοσης και λειτουργικότητας στα συστήματα που βασίζονται σε FPGA.Κατασκευασμένα με τεχνολογία επεξεργασίας χαλκού αιχμής 65 nm, τα Virtex-5 FPGA είναι μια προγραμματιζόμενη εναλλακτική λύση στην προσαρμοσμένη τεχνολογία ASIC.Τα περισσότερα προηγμένα σχέδια συστημάτων απαιτούν την προγραμματιζόμενη ισχύ των FPGA.Τα Virtex-5 FPGA προσφέρουν την καλύτερη λύση για την αντιμετώπιση των αναγκών σχεδιαστών λογικής υψηλής απόδοσης, σχεδιαστών DSP υψηλής απόδοσης και σχεδιαστών ενσωματωμένων συστημάτων υψηλής απόδοσης με πρωτοφανή λογική, DSP, σκληρό/μαλακό μικροεπεξεργαστή και δυνατότητες συνδεσιμότητας.Οι πλατφόρμες Virtex-5 LXT, SXT, TXT και FXT περιλαμβάνουν προηγμένη σειριακή συνδεσιμότητα υψηλής ταχύτητας και δυνατότητα επιπέδου σύνδεσης/συναλλαγής

Σύνοψη των χαρακτηριστικών Virtex-5 FPGA

• Πέντε πλατφόρμες LX, LXT, SXT, TXT και FXT

− Virtex-5 LX: Εφαρμογές γενικής λογικής υψηλής απόδοσης

− Virtex-5 LXT: Λογική υψηλής απόδοσης με προηγμένη σειριακή συνδεσιμότητα

− Virtex-5 SXT: Εφαρμογές επεξεργασίας σήματος υψηλής απόδοσης με προηγμένη σειριακή συνδεσιμότητα

− Virtex-5 TXT: Συστήματα υψηλής απόδοσης με προηγμένη σειριακή συνδεσιμότητα διπλής πυκνότητας

− Virtex-5 FXT: Ενσωματωμένα συστήματα υψηλής απόδοσης με προηγμένη σειριακή συνδεσιμότητα

• Συμβατότητα μεταξύ πλατφορμών

− Οι συσκευές LXT, SXT και FXT είναι συμβατές με το footprint στην ίδια συσκευασία χρησιμοποιώντας ρυθμιζόμενη τάση

ρυθμιστικές αρχές

• Πιο προηγμένο, υψηλής απόδοσης, βέλτιστης χρήσης, ύφασμα FPGA

− Τεχνολογία πραγματικού πίνακα αναζήτησης 6 εισόδων (LUT).

− Διπλή επιλογή 5-LUT

− Βελτιωμένη δρομολόγηση μειωμένου άλματος

− Επιλογή κατανεμημένης RAM 64 bit

− Επιλογή SRL32/Dual SRL16

• Ισχυρό ρολόι διαχείρισης πλακιδίων (CMT).

− Μπλοκ Digital Clock Manager (DCM) για αποθήκευση μηδενικής καθυστέρησης, σύνθεση συχνότητας και φάση ρολογιού

μετατόπιση

− Μπλοκ PLL για φιλτράρισμα jitter εισόδου, αποθήκευση μηδενικής καθυστέρησης, σύνθεση συχνότητας και αντιστοίχιση φάσης

διαίρεση ρολογιού

• Μπλοκ RAM/FIFO 36 Kbit

− Πραγματικά μπλοκ μνήμης RAM διπλής θύρας

− Βελτιωμένη προαιρετική προγραμματιζόμενη λογική FIFO

− Προγραμματιζόμενο

- Πραγματικά πλάτη διπλής θύρας έως x36

- Απλά πλάτη διπλής θύρας έως x72

− Ενσωματωμένο προαιρετικό κύκλωμα διόρθωσης σφαλμάτων

− Προγραμματίστε προαιρετικά κάθε μπλοκ ως δύο ανεξάρτητα μπλοκ 18 Kbit

• Παράλληλη τεχνολογία SelectIO υψηλής απόδοσης

− Λειτουργία 1,2 έως 3,3 VI/O

− Σύγχρονη διασύνδεση πηγής με χρήση τεχνολογίας ChipSync™

− Ενεργός τερματισμός ψηφιακής σύνθετης αντίστασης (DCI).

− Ευέλικτη τραπεζική με λεπτόκοκκο I/O

− Υποστήριξη διασύνδεσης μνήμης υψηλής ταχύτητας

• Προηγμένες φέτες DSP48E

− 25 x 18, συμπλήρωμα δύο, πολλαπλασιασμός

− Προαιρετικός αθροιστής, αφαιρετικός και συσσωρευτής

− Προαιρετική σωλήνωση

− Προαιρετική λογική λειτουργικότητα bitwise

− Αποκλειστικές συνδέσεις καταρράκτη

• Ευέλικτες επιλογές διαμόρφωσης

− Διασύνδεση SPI και Parallel FLASH

− Υποστήριξη πολλαπλών bitstream με αποκλειστική εναλλακτική λογική επαναδιαμόρφωσης

− Δυνατότητα αυτόματης ανίχνευσης πλάτους διαύλου

• Δυνατότητα παρακολούθησης συστήματος σε όλες τις συσκευές

− Θερμική παρακολούθηση on-chip/Off-chip

− Παρακολούθηση τροφοδοσίας on-chip/off-chip

− Πρόσβαση JTAG σε όλες τις παρακολουθούμενες ποσότητες

• Ενσωματωμένα μπλοκ τελικού σημείου για σχέδια PCI Express

− Πλατφόρμες LXT, SXT, TXT και FXT

− Συμβατό με την προδιαγραφή βάσης PCI Express 1.1

− Υποστήριξη λωρίδας x1, x4 ή x8 ανά μπλοκ

− Λειτουργεί σε συνδυασμό με πομποδέκτες RocketIO™

• Tri-mode 10/100/1000 Mb/s Ethernet MAC

− Πλατφόρμες LXT, SXT, TXT και FXT

− Οι πομποδέκτες RocketIO μπορούν να χρησιμοποιηθούν ως PHY ή να συνδεθούν σε εξωτερικό PHY χρησιμοποιώντας πολλά μαλακά MII

Επιλογές (Independent Interface).

• Πομποδέκτες RocketIO GTP 100 Mb/s έως 3,75 Gb/s

− Πλατφόρμες LXT και SXT

• Πομποδέκτες RocketIO GTX 150 Mb/s έως 6,5 Gb/s

− Πλατφόρμες TXT και FXT

• Μικροεπεξεργαστές PowerPC 440

− Μόνο πλατφόρμα FXT

− Αρχιτεκτονική RISC

− Αγωγός 7 σταδίων

− Περιλαμβάνονται οδηγίες 32 Kbyte και κρυφές μνήμες δεδομένων

− Βελτιστοποιημένη δομή διεπαφής επεξεργαστή (crossbar)

• Τεχνολογία επεξεργασίας CMOS χαλκού 65 nm

• Τάση πυρήνα 1,0V

• Συσκευασία flip-chip υψηλής ακεραιότητας σήματος διαθέσιμη σε τυπικές επιλογές συσκευασίας ή χωρίς Pb

Virtex-5 FPGA Logic

• Κατά μέσο όρο, βελτίωση βαθμού ταχύτητας μία έως δύο σε σχέση με τις συσκευές Virtex-4

• Διαδοχικοί καταχωρητές μεταβλητής μετατόπισης 32 bit ή δυνατότητα κατανεμημένης μνήμης 64 bit

• Η ανώτερη αρχιτεκτονική δρομολόγησης με βελτιωμένη διαγώνια δρομολόγηση υποστηρίζει συνδεσιμότητα από μπλοκ σε μπλοκ

με ελάχιστο λυκίσκο

• Έως 330.000 λογικά κελιά συμπεριλαμβανομένων:

− Έως 207.360 εσωτερικές υφασμάτινες σαγιονάρες με δυνατότητα ρολογιού (XC5VLX330)

− Έως 207.360 πραγματικοί πίνακες αναζήτησης 6 εισόδων (LUT) με περισσότερα από 13 εκατομμύρια συνολικά bit LUT

− Δύο έξοδοι για διπλή λειτουργία 5-LUT προσφέρουν βελτιωμένη χρήση

− Πολυπλέκτης λογικής επέκτασης και καταχωρητές εισόδου/εξόδου

Τεχνολογία ρολογιού 550 MHz

• Έως έξι πλακίδια διαχείρισης ρολογιού (CMT)

− Κάθε CMT περιέχει δύο DCM και ένα PLL—έως και δεκαοκτώ συνολικά γεννήτριες ρολογιού

− Ευέλικτο καταρράκτη DCM-to-PLL ή PLL-to-DCM

− Επιστροφή ρολογιού ακριβείας και μετατόπιση φάσης

− Ευέλικτη σύνθεση συχνοτήτων

− Πολλαπλοί τρόποι λειτουργίας για τη διευκόλυνση των αποφάσεων αντιστάθμισης απόδοσης

− Βελτιωμένη μέγιστη συχνότητα εισόδου/εξόδου

− Λεπτόκοκκη ανάλυση μετατόπισης φάσης

− Φιλτράρισμα jitter εισόδου

− Λειτουργία χαμηλής ισχύος

− Ευρύ εύρος μετατόπισης φάσης

• Δομή διαφορικού δέντρου ρολογιού για βελτιστοποιημένο χρονισμό χαμηλών τεντώσεων και ακριβή κύκλο λειτουργίας

• 32 παγκόσμια δίκτυα ρολογιού

• Τοπικά, I/O και τοπικά ρολόγια εκτός από τα καθολικά ρολόγια

Τεχνολογία SelectIO

• Έως 1.200 εισόδους/εξόδους χρηστών

• Μεγάλη ποικιλία προτύπων I/O από 1,2V έως 3,3V

• Εξαιρετικά υψηλή απόδοση

− Έως 800 Mb/s HSTL και SSTL (σε όλα τα I/O με ένα άκρο)

− Έως 1,25 Gb/s LVDS (σε όλα τα διαφορικά ζεύγη I/O)

• Πραγματικός διαφορικός τερματισμός στο τσιπ

• Ίδια λήψη άκρων στις εισόδους και εξόδους εισόδου/εξόδου

• Εκτεταμένη υποστήριξη διασύνδεσης μνήμης

Ενσωματωμένη μπλοκ μνήμης 550 MHz

• Έως 16,4 Mbit ενσωματωμένης μπλοκ μνήμης

• Μπλοκ 36 Kbit με προαιρετική διπλή λειτουργία 18 Kbit

• Πραγματικές κυψέλες RAM διπλής θύρας

• Ανεξάρτητη επιλογή πλάτους θύρας (x1 έως x72)

− Έως x36 συνολικά ανά θύρα για πραγματική λειτουργία διπλής θύρας

− Έως x72 συνολικά ανά θύρα για απλή λειτουργία διπλής θύρας (μία θύρα ανάγνωσης και μία θύρα εγγραφής)

− Bit μνήμης συν υποστήριξη μνήμης ισοτιμίας/πλευρικής ζώνης για πλάτη x9, x18, x36 και x72

− Διαμορφώσεις από 32K x 1 έως 512 x 72 (8K x 4 έως 512 x 72 για λειτουργία FIFO)

• Λογική υποστήριξης FIFO πολλαπλών συντελεστών

− Σημαία Full and Empty με πλήρως προγραμματιζόμενες σημαίες Almost Full και Almost Empty

• Σύγχρονη υποστήριξη FIFO χωρίς αβεβαιότητα Flag

• Προαιρετικά στάδια αγωγού για υψηλότερη απόδοση

• Δυνατότητα byte-write

• Αποκλειστική δρομολόγηση καταρράκτη για σχηματισμό μνήμης 64K x 1 χωρίς χρήση δρομολόγησης FPGA

• Ενσωματωμένο προαιρετικό ECC για απαιτήσεις μνήμης υψηλής αξιοπιστίας

• Ειδική σχεδίαση μειωμένης ισχύος για λειτουργία 18 Kbit (και κάτω).

Φέτες DSP48E 550 MHz

• 25 x 18 διπλασιασμός συμπληρώματος

• Προαιρετικά στάδια σωληνώσεων για βελτιωμένη απόδοση

• Προαιρετικός συσσωρευτής 48-bit για λειτουργία πολλαπλής συσσώρευσης (MACC) με προαιρετικό συσσωρευτή

καταρράκτη σε 96-bit

• Ενσωματωμένος αθροιστής για λειτουργία μιγαδικού πολλαπλασιασμού ή πολλαπλασιασμού-προσθήκης

• Προαιρετικές λογικές λειτουργίες bitwise

• Ανεξάρτητες καταχωρήσεις C ανά φέτα

• Πλήρως διαδοχικά σε στήλη DSP χωρίς εξωτερικούς πόρους δρομολόγησης