CY7C1372D-167AXI ολοκληρωμένο κύκλωμα τσιπ 18 Mbit Pipelined SRAM

CY7C1370D

CY7C1372D

Σωλήνωση SRAM 18 Mbit (512K x 36/1M x 18) με αρχιτεκτονική NoBL™

Χαρακτηριστικά

• Συμβατό με pin και λειτουργικά ισοδύναμο με το ZBT™

• Υποστηρίζει λειτουργίες διαύλου 250 MHz με μηδενικές καταστάσεις αναμονής

— Οι διαθέσιμοι βαθμοί ταχύτητας είναι 250, 225, 200 και 167 MHz

• Εσωτερικά αυτοχρονομετρημένος έλεγχος buffer εξόδου για την εξάλειψη της ανάγκης χρήσης ασύγχρονης OE

• Πλήρως καταχωρημένη (είσοδοι και έξοδοι) για λειτουργία με σωλήνωση

• Δυνατότητα Byte Write

• Μονό τροφοδοτικό 3,3V

• Τροφοδοτικό 3,3V/2,5VI/O

• Γρήγοροι χρόνοι ρολογιού σε έξοδο

— 2,6 ns (για συσκευή 250 MHz)

— 2,8 ns (για συσκευή 225 MHz)

— 3,0 ns (για συσκευή 200 MHz)

— 3,4 ns (για συσκευή 167 MHz)

• Καρφίτσα ενεργοποίησης ρολογιού (CEN) για αναστολή λειτουργίας

• Σύγχρονες αυτοχρονισμένες εγγραφές

• Διατίθεται σε πακέτα 100 TQFP, 119 BGA και 165 fBGA χωρίς μόλυβδο

• IEEE 1149.1 JTAG Boundary Scan

• Δυνατότητα ριπής—γραμμική ή διαπλεκόμενη σειρά ριπής

• Επιλογή "ZZ" Sleep Mode και επιλογή Stop Clock

Περιγραφή λειτουργίας

Τα CY7C1370D και CY7C1372D είναι SRAM 3,3V, 512K x 36 και 1 Mbit x 18 Σύγχρονης διοχέτευσης ριπής SRAM με λογική No Bus Latency™ (NoBL™), αντίστοιχα.Έχουν σχεδιαστεί για να υποστηρίζουν απεριόριστες πραγματικές λειτουργίες ανάγνωσης/εγγραφής, χωρίς καταστάσεις αναμονής.Τα CY7C1370D και CY7C1372D είναι εξοπλισμένα με την προηγμένη λογική (NoBL) που απαιτείται για την ενεργοποίηση διαδοχικών λειτουργιών Read/Write με δεδομένα που μεταφέρονται σε κάθε κύκλο ρολογιού.Αυτή η δυνατότητα βελτιώνει δραματικά τη διεκπεραίωση δεδομένων σε συστήματα που απαιτούν συχνές μεταβάσεις Εγγραφής/Ανάγνωσης.Τα CY7C1370D και CY7C1372D είναι συμβατά με pin και λειτουργικά ισοδύναμα με συσκευές ZBT.

Όλες οι σύγχρονες είσοδοι διέρχονται από καταχωρητές εισόδου που ελέγχονται από την ανερχόμενη άκρη του ρολογιού.Όλες οι έξοδοι δεδομένων περνούν από καταχωρητές εξόδου που ελέγχονται από την ανερχόμενη άκρη του ρολογιού.Η είσοδος ρολογιού πιστοποιείται από το σήμα Clock Enable (CEN), το οποίο όταν απενεργοποιηθεί διακόπτει τη λειτουργία και επεκτείνει τον προηγούμενο κύκλο ρολογιού.

Οι λειτουργίες εγγραφής ελέγχονται από τα Byte Write Selects (BW_ένα– BW_ρεγια CY7C1370D και BW_ένα– BW_σιγια CY7C1372D) και μια είσοδο Write Enable (WE).Όλες οι εγγραφές πραγματοποιούνται με σύγχρονο κύκλωμα εγγραφής με αυτοχρονισμό στο chip.

Τρία σύγχρονα Chip Enables (CE1, CE2, CE3) και ένα Asynchronous Output Enable (OE) παρέχουν εύκολη επιλογή τράπεζας και έλεγχο τριών καταστάσεων εξόδου.Προκειμένου να αποφευχθεί η διαμάχη διαύλου, τα προγράμματα οδήγησης εξόδου είναι συγχρονισμένα με τρεις καταστάσεις κατά τη διάρκεια του τμήματος δεδομένων μιας ακολουθίας εγγραφής.

Λογικό μπλοκ διάγραμμα-CY7C1370D (512K x 36)

Λογικό μπλοκ διάγραμμα-CY7C1372D (1 Mbit x 18)

Μέγιστες Βαθμολογίες

(Πάνω από την οποία μπορεί να μειωθεί η ωφέλιμη ζωή. Για οδηγίες χρήσης, δεν έχει δοκιμαστεί.)

Θερμοκρασία αποθήκευσης ................................................ ......................–65°C έως +150°C

Θερμοκρασία περιβάλλοντος με εφαρμοσμένη ισχύ..........................................–55°C έως +125°C

Τάση τροφοδοσίας στο VDD σε σχέση με το GND.......................................... -0,5V έως +4,6V

DC σε εξόδους σε Tri-State .......................................... .......... –0,5V σε VDDQ + 0,5V

Τάση εισόδου DC................................................ ................................–0,5V σε VDD + 0,5V

Ρεύμα στις εξόδους (ΧΑΜΗΛΟ)................................................ ................................ 20 mA

Τάση στατικής εκφόρτισης ..................................................... ................................ > 2001V

(ανά MIL-STD-883, Μέθοδος 3015)

Ρεύμα ασφάλισης................................................ .......................................... > 200 mA

Προσφορά μετοχών (Hot Sell)