Προγραμματίσημο πρόγραμμα τομέων ολοκληρωμένων κυκλωμάτων λογικής EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8N
logic integrated circuits
,programmable logic array ic
Προγραμματίσημο πρόγραμμα τομέων ολοκληρωμένων κυκλωμάτων λογικής EP3C40F324C8N EP3C40F484C8 EP3C40F484C8N EP3C40F484I7N EP3C40F780C6N EP3C40Q240C8N
Χαμηλότερη δύναμη FPGAs
- Πιό μικρή κατανάλωση ισχύος με τη χαμηλής ισχύος τεχνολογική διαδικασία TSMC και την δύναμη-ενήμερη ροή σχεδίου Altera®
-
Η χαμηλής ισχύος λειτουργία προσφέρει τα ακόλουθα οφέλη:
-
Εκτεταμένη διάρκεια ζωής μπαταρίας για τις φορητές και φορητές εφαρμογές
-
Μειωμένες ή δαπάνες συστημάτων ψύξης
-
Λειτουργία στα θερμικά-προκλημένα περιβάλλοντα
-
-
Καυτός-Socketing υποστήριξη λειτουργίας
Ιδιότητα ασφαλείας σχεδίου
Ο κυκλώνας ΙΙΙ συσκευές του LS προσφέρει τις ακόλουθες ιδιότητες ασφαλείας σχεδίου:
-
Ασφάλεια διαμόρφωσης που χρησιμοποιεί τα προηγμένα πρότυπα κρυπτογράφησης (AES) με το διακοσοπενηνταεξάμπιτο πτητικό κλειδί
-
Αρχιτεκτονική δρομολόγησης που βελτιστοποιείται για τη ροή χωρισμού σχεδίου με το Quartus® ΙΙ το λογισμικό
■Η ροή χωρισμού σχεδίου επιτυγχάνει και τη φυσική και λειτουργική απομόνωση μεταξύ των χωρισμάτων σχεδίου
-
Δυνατότητα να τεθεί εκτός λειτουργίας ο εξωτερικός λιμένας JTAG
-
Δείκτης κύκλων ανίχνευσης λάθους (ΕΔ) στον πυρήνα
-
Παρέχει ένα πέρασμα ή αποτυγχάνει το δείκτη σε κάθε κύκλο των ΕΔ
-
Παρέχει τη διαφάνεια πέρα από τη σκόπιμη ή ακούσια αλλαγή της διαμόρφωσης
μνήμη τυχαίας προσπέλασης (ΓΕΜΙΣΤΕ) κομμάτια
-
-
Δυνατότητα να εκτελεσθεί το zeroization για να καθαρίσει το περιεχόμενο της λογικής FPGA, ΝΑ ΓΕΜΊΣΕΙ, της ενσωματωμένης μνήμης, και του κλειδιού AES
-
Ο εσωτερικός ταλαντωτής επιτρέπει τις ικανότητες ελέγχου οργάνων ελέγχου και υγείας συστημάτων
Αυξανόμενη ολοκλήρωση συστημάτων
-
Υψηλή αναλογία μνήμη--λογικής και πολλαπλασιαστής--λογικής
-
Υψηλή I/O αρίθμηση, χαμηλός-και μεσαίες συσκευές πυκνότητας για το χρήστη I/O που περιορίζεται
εφαρμογές
-
Το διευθετήσιμο I/O γυρίζει τα ποσοστά για να βελτιώσει την ακεραιότητα σημάτων
-
Υποστηρίζει τα I/O πρότυπα όπως LVTTL, LVCMOS, SSTL, HSTL, PCI, pci-Χ, LVPECL, λεωφορείο LVDS (BLVDS), LVDS, μίνι-LVDS, RSDS, και PPDS
-
Υποστηρίζει το χαρακτηριστικό γνώρισμα βαθμολόγησης λήξης -τσιπ πολυ-αξίας (ΥΧΕ) για να αποβάλει τις παραλλαγές πέρα από τη διαδικασία, την τάση, και τη θερμοκρασία (PVT)
-
-
Τέσσερις με κλείδωμα φάσης βρόχοι (PLLs) ανά συσκευή παρέχουν τη γερή διαχείριση ρολογιών και τη σύνθεση για τη διαχείριση ρολογιών συσκευών, την εξωτερική διαχείριση ρολογιών συστημάτων, και τις I/O διεπαφές
-
Πέντε αποτελέσματα ανά PLL
-
Cascadable για να σώσει I/Os, PCB ευκολίας που καθοδηγεί, και να μειώσει jitter
-
Δυναμικά reconfigurable για να αλλάξει τη μετατόπιση φάσης, τον πολλαπλασιασμό ή το τμήμα συχνότητας, ή και τα δύο, και την εισαγμένη συχνότητα στο σύστημα χωρίς μετατροπή της συσκευής
-
-
Μακρινή βελτίωση συστημάτων χωρίς την ενίσχυση ενός εξωτερικού ελεγκτή
-
Αφιερωμένα κυκλικά στοιχεία κυκλώματος ελεγκτών κώδικα πλεονασμού για να ανιχνεύσει το ενιαίος-γεγονός που ανατρέπεται
(SEU) ζητήματα
-
Το Nios® ΙΙ ενσωμάτωσε τον επεξεργαστή για τον κυκλώνα ΙΙΙ οικογένεια συσκευών, που προσφέρει το χαμηλότερο κόστος και την συνήθεια-τακτοποίηση που ενσωματώθηκαν επεξεργασία των λύσεων
-
ΚΟΜΜΆΤΙ Winbond TW SPI ολοκληρωμένου κυκλώματος 3V 1G αστραπιαίας σκέψης NAND W25N01GVZEIG SLC
PF48F4400P0VBQEK Νέο και αρχικό απόθεμα
DSPIC30F3011-30I/PT ΝΈΟ ΚΑΙ ΑΡΧΙΚΌ ΑΠΌΘΕΜΑ ολοκληρωμένου κυκλώματος αστραπιαίας σκέψης
IR2110PBF ΝΕΟ ΚΑΙ ΑΡΧΙΚΟ ΑΠΟΘΕΜΑ
Τσιπ ολοκληρωμένου κυκλώματος αστραπιαίας σκέψης S25FL032P0XMFI010 SOP8 104MHz
W25Q80DVSNIG τμηματικό τσιπ 3V λάμψης διπλό ολοκληρωμένο κύκλωμα μνήμης Spi τετραγώνων 8M ΜΠΙΤ
Single-Chip ενότητα IRF520 Drive PWM Controlador επίδρασης τομέων σωλήνων MOS
MAX485, ενότητα TTL RS485 rs-485 στην ενότητα TTL σε 485